

# Design digitaler Schaltkreise

- 11 August
- 17 August
- 23 August
- 7, 21, 28 September
- 5, 12 Oktober

# Addition von Binärzahlen

- Die Addition erfolgt stellenweise wie bei Dezimalzahlen mit einem **Übertrag (carry)**:
- In jeder Stufe werden also aus den **3 Eingängen** a,b,c in die **Ausgänge** sum und cout erzeugt.
- Man nennt diesen wichtigen Schaltungsblock den **Volladdierer** (full adder, FA):

$$\begin{array}{r} 39 \\ + 69 \\ \hline 1108 \end{array}$$


← Übertrag

$$\begin{array}{r} 100111 \\ + 1000101 \\ \hline 1101100 \end{array}$$

← Übertrag


x64 x32 x8 x4

- Die Addition erfolgt stellenweise wie bei Dezimalzahlen mit einem **Übertrag (carry)**:
- In jeder Stufe werden also aus den **3 Eingängen**  $a, b, c_{in}$  die **Ausgänge**  $sum$  und  $c_{out}$  erzeugt.
- Man nennt diesen wichtigen Schaltungsblock den **Volladdierer (full adder, FA)**:




$c_{in}$	$b$	$a$	$c_{out}$	$sum$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

- Manchmal (z.B. in Zählern) muss NUR der Übertrag addiert werden.
- Der Addierer hat daher nur **einen** Dateneingang und einen Carry Eingang.
- Man nennt diesen Block einen Halbaddierer (Half-Adder, HA)



$C_{in}$	$a$	$s$	$C_{out}$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$C_{out} = a \cdot C_{in}$$
$$s = a \oplus C_{in}$$



• ...

$C_{in}$	A	B	$C_{out}$	S	$!C_{out}$
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	1	1
1	0	1	1	0	0
1	1	0	1	0	0
1	1	1	1	1	0

$C_{out}$ :

	A			
	0	0	1	0
$C_{in}$	0	1	1	1
	B			

$$C_{out} = AB + BC_{in} + AC_{in}$$


$$= AB + (A+B)C_{in}$$

Sum:

	A			
	0	1	0	1
$C_{in}$	1	0	1	0
	B			

$$S = A \oplus B \oplus C_{in}$$

$$= ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$



**Der Carry-Pfad muß optimiert werden, da das Carry durch alle N Bit 'rippeln' muß**

Trick: Carry-Ergebnis wird mitverwendet:  
Mehrere Ebenen logische Tiefe:  
'Multiple Output Minimization' (MOM).

• ...

$C_{in}$	A	B	$C_{out}$	S	$\neg C_{out}$
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	1	1
1	0	1	1	0	0
1	1	0	1	0	0
1	1	1	1	1	0

$C_{out}$ :

$C_{in}$	A			
	0	0	1	0
	0	1	1	1
B	0	1	0	1

$$C_{out} = AB + BC_{in} + AC_{in}$$


$$= AB + (A+B)C_{in}$$

Sum:

$C_{in}$	A			
	0	1	0	1
	1	0	1	0
B	0	1	0	1

$$S = A \oplus B \oplus C_{in}$$

$$= ABC_{in} + (A + B + C_{in}) \cdot \neg C_{out}$$




**Der Carry-Pfad muß optimiert werden, da das Carry durch alle N Bit 'rippeln' muß**


Trick: Carry-Ergebnis wird mitverwendet: Mehrere Ebenen logische Tiefe: 'Multiple Output Minimization' (MOM).

• ...

$$C_{out} = AB + (A+B) C_{in}$$




$$S = ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$




• ...


$$C_{out} = AB + (A+B) C_{in}$$




$$S = ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$




• ...




- ...



• ...






• ...






• ...


Gemischtes Gatter






• ...




• ...




- Das Carry wird durch  $C_{out} = AB + (A+B)C_{in}$  gegeben.
- Diese Funktion kann mit dem gemischten Gatter  $Y = \neg(AB + (A+B)C_{in})$  implementiert werden
- Problem: 3 PMOS übereinander ('Stack height' = 3)



- Der PMOS Zweig kann umgeformt werden:




- -> Optimierter Volladdierer




• ...

$$C_{out} = AB + (A+B) C_{in}$$




$$S = ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$




• ...

$$C_{out} = AB + (A+B) C_{in}$$




$$S = ABC_{in} + (A + B + C_{in}) \cdot !C_{out}$$




Eine offensichtliche Geschwindigkeitsverbesserung bekommt man, indem man  $!C_{out}$  weitergibt und in jeder zweiten Stufe Duale Logik benutzt

• ...




Eine offensichtliche Geschwindigkeitsverbesserung bekommt man, indem man  $!C_{out}$  weitergibt und in jeder zweiten Stufe Duale Logik benutzt

- ...




• ...




Eine offensichtliche Geschwindigkeitsverbesserung bekommt man, indem man  $!C_{out}$  weitergibt und in jeder zweiten Stufe Duale Logik benutzt

• ...




Eine offensichtliche Geschwindigkeitsverbesserung bekommt man, indem man  $!C_{out}$  weitergibt und in jeder zweiten Stufe Duale Logik benutzt

• ...



Eine offensichtliche Geschwindigkeitsverbesserung bekommt man, indem man  $!C_{out}$  weitergibt und in jeder zweiten Stufe Duale Logik benutzt

• ...





Eine offensichtliche Geschwindigkeitsverbesserung bekommt man, indem man  $!C_{out}$  weitergibt und in jeder zweiten Stufe Duale Logik benutzt


# Getaktete Schaltungen

# Schieberegister



- Schieberegister: Sehr einfach, keine Logik, ein Eingang, ein Ausgang





- Schieberegister entstehen durch Hintereinanderschalten von FFs.
- Zwischen den Stufen ist keine (wenig) Logik
- **Vorsicht:** Die Hold-Zeit kann leicht verletzt sein. Daher fügt man manchmal Verzögerungen (Inverterketten) in den Datenpfad ein.
- Anwendungen:
  - Verzögerung von Signalen (z.B. bei Pipelining)
  - Einfache Zustandskodierung
  - Spezielle Zähler (mit Rückkopplung)





- Pipelining



- Pipelining





- Pipelining




# Zähler



- Sehr einfach aufgebaute Zähler werden durch **Linear Feedback Shift Register (LFSR)** erzeugt
- Das Zurücksetzen in einen Anfangszustand kann durch sync/async. Reset der FFs erfolgen
- Beim ‚Johnson Zähler‘ wird der Ausgang über einen Inverter zum Eingang rückgekoppelt.
- Der Zähler hat dadurch  $2N$  Zustände



- Bei  $N=3$  gibt es  $2^3 = 8$  mögliche Zustände.
- 6 davon werden vom Johnson Zähler durchlaufen:
- Die verbleibenden beiden Zustände bilden einen eigenen Zyklus.
- Man muss mit einem Reset vermeiden hier zu starten!




- Durch Rückkopplung des Ausgangs und eines (oder mehrerer) geeigneten Abgriffs („tap“) kann bei  $N$  Flipflops eine Bitsequenz mit der Periode  $2^N - 1$  entstehen („maximum length“)
- Die Bitsequenz hat keine erkennbare Struktur und wird daher als Pseudo-Random-Bit-Sequence (PRBS) bezeichnet



- Einige Eigenschaften:
- In der gesamten Sequenz kommt nur genau eine Eins weniger vor als Nullen
- Die Hälfte aller zusammenhängenden Einsen-Blöcke ist einen Takt lang, ein Viertel ist zwei Takte lang, etc. (bis auf maximale Sequenzen von Einsen).
- Gleiches gilt für die Nullen.
- **Beispiel für N = 6 (Periode 63)**  
**000000**111110111110011101011000010111000110110100100010011001010  
 1

N	Abgriffe	Länge	Maximal ?
3	Q <sub>1</sub>	7	ja
4	Q <sub>1</sub>	15	ja
5	Q <sub>2</sub>	31	ja
15	Q <sub>1</sub>	32767	ja
16	Q <sub>12</sub> , Q <sub>3</sub> , Q <sub>1</sub>	65535	ja
16	Q <sub>7</sub>		96.8%
39	Q <sub>4</sub>	5x10 <sup>11</sup>	


- Bei  $N=3$  gibt es  $2^3 = 8$  mögliche Zustände.
- 7 davon werden durchlaufen
- Zustand 111 ist (bei XOR feedback) immer stabil



- Ein **Scrambler** (deutsch *Verwürfler*) verwendet linear rückgekoppelte Schieberegister (LFSR) oder fixe Tabellen, um ein Digitalsignal nach einem relativ einfachen Algorithmus umkehrbar umzustellen.
- Ein Scrambler basierend auf fixen Tabellen bzw. LFSR stellt wegen der einfachen und bekannten Verfahren keine brauchbare Verschlüsselung von Daten dar.
- Ein Scrambler wird durch linear rückgekoppelte Schieberegister (LFSR) realisiert. Dabei wird meistens die pro Schieberegisterlänge maximal mögliche Codelänge verwendet.




- Synchrone oder auch additive Scrambler benötigen einen definierten Startwert ungleich 0 im LFS-Register, und der Empfänger muss durch geeignete Maßnahmen, wie beispielsweise einem speziellen Sync-Wort, die genaue Codephasenlage des Senders mitgeteilt bekommen.
- Ist dem Empfänger die korrekte Codephasenlage nicht bekannt, kann er das gescrambelte Datensignal nicht richtig dekodieren.
- Vorteil: Fehler werden nicht multipliziert
- Nachteil: Synchronisierung nötig




- Selbstsynchronisierende oder auch multiplikative Scrambler benötigen keinen definierten Startwert und auch kein Sync-Wort, um die Codephase des Empfängers mit der Codephase des Senders abzugleichen. Auch kann der Startwert des LFSR beliebig sein.
- Erreicht wird die Funktion der Selbstsynchronität dadurch, dass die Nutzdatenfolge direkt auf den Inhalt des LFSR einwirkt.
- Nachteilig ist die Abhängigkeit des Scramblers von der Nutzdatenfolge. So können bestimmte Nutzdatenfolgen den Scrambler vollständig "auslöschen".
- Darüber hinaus pflanzen sich Übertragungsfehler bei selbstsynchronisierenden Scramblern fort.

- ...




$$Out^* = X + Out = X + X + In = In$$

- Rückkopplung von !Q auf D erzeugt 'Toggle-FFs', die bei jedem Takt den Zustand ändern (0->1->0->...)
- Der Q-Ausgang eines Bits steuert das nächste Bit an (hier Rückwärtszähler):
- Wegen der Verzögerung der einzelnen Stufen sind die Flanken **nicht gleichzeitig** (daher async. Zähler)
- Sollte daher normalerweise vermieden werden. Anwendung: Frequenzteiler




- Alle FFs werden gleichzeitig getaktet
- Die Eingänge werden so beschaltet, daß sich (z.B.) aufsteigend Binärzahlen ergeben
- Implementierung mit Halbaddierern (mit enable und reset)
- Max. Taktfrequenz ist durch die Laufzeit des 'ripple' Carry begrenzt.







- Bei sehr großen Wortbreiten  $N$  muss das Carry-Signal sehr lange durch den Halbaddierer rippeln ( $N$  Stufen) und die Schaltung wird langsam.
- Es gibt viele Tricks, um das zu beschleunigen, z.B. den Carry-Select Addierer
  - Berechne für Gruppen von Bits das  $C_{OUT}$  unter den ZWEI Annahmen  $C_{IN} = 0$  oder  $C_{IN} = 1$ . Das benötigt ZWEI Addierer.
  - Das  $C_{OUT}$  ( $X$ ) der vorangehenden Gruppe wählt dann aus, welches Ergebnis benutzt wird
  - Im Fall von zwei Gruppen  $a$   $N/2$  reduziert sich der Delay auf etwa  $N/2+1$





- **Gray Zähler**
- Betrachten wir z.B. einen linearen Maßstab zur Positionsmessung mit binärer Kodierung und Photosensor:



- Lösung: An jeder Kante darf sich nur ein Bit ändern. z.B.: Gray Code:  
Ändere das niedrigste mögliche Bit




- Grey




- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	1	1	1
3	0	1	0	0
4	1	1	0	1
5	1	1	1	0
6	1	0	1	1
7	1	0	0	0




- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	1	1	1
3	0	1	0	0
4	1	1	0	1
5	1	1	1	0
6	1	0	1	1
7	1	0	0	0




- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	1	1	1
3	0	1	0	0
4	1	1	0	1
5	1	1	1	0
6	1	0	1	1
7	1	0	0	0



- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	<b>1</b>	1	1
3	0	1	0	0
4	<b>1</b>	1	0	1
5	1	1	1	0
6	1	<b>0</b>	1	1
7	1	0	0	0



- Grey

	G2	G1	G0	H
0	0	0	0	1
1	0	0	1	0
2	0	<b>1</b>	1	1
3	0	1	0	0
4	<b>1</b>	1	0	1
5	1	1	1	0
6	1	<b>0</b>	1	1
7	1	0	0	0

